pspice. OrCAD, workbench, protel, VHDL, ... PSPICE是由SPICE（Simulation Program with Intergrated Circuit Emphasis）發(fā)展而來(lái)的用于微機(jī)系列的通用電路分析程序。于1972年由美國(guó)加州大學(xué)伯克利分校的計(jì)算機(jī)輔助設(shè)計(jì)小組利用FORTRAN語(yǔ)言開(kāi)發(fā)而成，主要用于大規(guī)模集成電路的計(jì)算機(jī)輔助SPICE設(shè)計(jì)用于模擬電路仿真。PSPICE 在三大方面實(shí)現(xiàn)了重大變革：首先，在對(duì)模擬電路進(jìn)行直流、交流和瞬態(tài)等基本電路特性分析的基礎(chǔ)上，實(shí)現(xiàn)了蒙特卡羅分析、最壞情況分析以及優(yōu)化設(shè)計(jì)等較為復(fù)雜的電路特性分析；第二，不但能夠?qū)δM電路進(jìn)行，而且能夠?qū)?shù)字電路、數(shù)/模混合電路進(jìn)行仿真；第三，集成度大大提高，電路圖繪制完成后可直接進(jìn)行電路仿真，并且可以隨時(shí)分析觀察仿真結(jié)果。PSPICE軟件的使用已經(jīng)非常流行。在大學(xué)里，它是工科類(lèi)學(xué)生必會(huì)的分析與設(shè)計(jì)電路工具；在公司里，它是產(chǎn)品從設(shè)計(jì)、實(shí)驗(yàn)到定型過(guò)程中不可缺少的設(shè)計(jì)工具。ORCAD Capture (以下以Capture代稱)是一款基于Windows 操作環(huán)境下的電路設(shè)計(jì)工具。利用Capture軟件，能夠?qū)崿F(xiàn)繪制電路原理圖以及為制作PCB和可編程的邏輯設(shè)計(jì)提供連續(xù)性的仿真信息。ORCAD是由ORCAD公司于八十年代末推出的EDA軟件，它是世界上使用最廣的EDA軟件，每天都有上百萬(wàn)的電子工程師在使用它，相對(duì)于其它EDA軟件而言，它的功能也是最強(qiáng)大的，由于ORCAD軟件使用了軟件狗防盜版，因此在國(guó)內(nèi)它并不普及，知名度也比不上PROTEL，只有少數(shù)的電子設(shè)計(jì)者使用它，它進(jìn)入國(guó)內(nèi)是在電腦剛開(kāi)始普及的94年。電子工作臺(tái)（electronics workbench——EWB）軟件是目前各種電子電路輔助分析與設(shè)計(jì)軟件中最優(yōu)秀的軟件之一，它具有界面友好、操作簡(jiǎn)便、實(shí)用性強(qiáng)等優(yōu)點(diǎn)，并具有模擬和數(shù)字電路的設(shè)計(jì)、分析和仿真能力。介紹一種基于EWB軟件設(shè)計(jì)電路的新方法，它改變了傳統(tǒng)的設(shè)計(jì)方法，并通過(guò)設(shè)計(jì)事例介紹了EWB在電子技術(shù)中的方法與技巧，說(shuō)明了該軟件是設(shè)計(jì)電子電路的有效工具PROTEL是個(gè)完整的板級(jí)全方位電子設(shè)計(jì)系統(tǒng)，它包含了電路原理圖繪制、模擬電路與數(shù)字電路混合信號(hào)仿真、多層印制電路板設(shè)計(jì)（包含印制電路板自動(dòng)布線）、可編程邏輯器件設(shè)計(jì)、圖表生成、電子表格生成、支持宏操作等功能，并具有Client/Server （客戶/服務(wù)器）體系結(jié)構(gòu)，同時(shí)還兼容一些其它設(shè)計(jì)軟件的文件格式，如ORCAD，PSPICE，EXCEL等，其多層印制線路板的自動(dòng)布線可實(shí)現(xiàn)高密度PCB的100％布通率。在國(guó)內(nèi)PROTEL軟件較易買(mǎi)到，有關(guān)PROTEL軟件和使用說(shuō)明的書(shū)也有很多，這為它的普及提供了基礎(chǔ)。PROTEL是PORTEL公司在80年代末推出的EDA軟件，在電子行業(yè)的CAD軟件中，它當(dāng)之無(wú)愧地排在眾多EDA軟件的前面，是電子設(shè)計(jì)者的首選軟件，它較早就在國(guó)內(nèi)開(kāi)始使用，在國(guó)內(nèi)的普及率也最高，有些高校的電子專業(yè)還專門(mén)開(kāi)設(shè)了課程來(lái)學(xué)習(xí)它，幾乎所有的電子公司都要用到它，許多大公司在招聘電子設(shè)計(jì)人才時(shí)在其條件欄上常會(huì)寫(xiě)著要求會(huì)使用PROTEL。VHDL的英文全寫(xiě)是：VHSIC（Very High Speed Integrated Circuit）Hardware Description Language.翻譯成中文就是超高速集成電路硬件描述語(yǔ)言。因此它的應(yīng)用主要是應(yīng)用在數(shù)字電路的設(shè)計(jì)中。目前，它在中國(guó)的應(yīng)用多數(shù)是用在FPGA/CPLD/EPLD的設(shè)計(jì)中。當(dāng)然在一些實(shí)力較為雄厚的單位，它也被用來(lái)設(shè)計(jì)ASIC。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語(yǔ)句外，VHDL的語(yǔ)言形式、描述風(fēng)格以及語(yǔ)法是十分類(lèi)似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開(kāi)發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。