IC設(shè)計(jì)職位介紹之“數(shù)字后端設(shè)計(jì)工程師” 數(shù)字后端處于數(shù)字IC設(shè)計(jì)流程的后端，屬于數(shù)字IC設(shè)計(jì)類崗位的一種。在IC設(shè)計(jì)中，數(shù)字后端所占的人數(shù)比重一直是最多的，而且隨著芯片規(guī)模不斷加大，后端工程師需要的人數(shù)將會越來越多。 一般來說，數(shù)字后端按崗位類別可以分為：邏輯綜合，布局布線physical design，靜態(tài)時(shí)序分析（STA），功耗分析Power analysis，物理驗(yàn)證physical verification等崗位。人才的需求量進(jìn)一步加大，這也是現(xiàn)階段數(shù)字后端工程師招聘量巨大的原因。 1、主要干什么？ 邏輯綜合（Synthesis） 主要負(fù)責(zé)將RTL code轉(zhuǎn)換為實(shí)際后端使用的netlist網(wǎng)表, 一個(gè)好的網(wǎng)表對布局布線的工作起到?jīng)Q定性作用。要盡可能做到performance, power, area的優(yōu)化。尤其是現(xiàn)如今的一些要求高性能的設(shè)計(jì)，對綜合的要求非常高。 綜合質(zhì)量很大一定程度上取決于綜合軟件的性能，業(yè)界流行的兩個(gè)綜合工具是Synopsys的Design Compiler和Cadence的Genus，熟練的掌握兩個(gè)工具的使用方法是綜合工作的一個(gè)基本條件。 布局布線（PD） 布局布線是數(shù)字后端中占比最大的工作，主要負(fù)責(zé)netlist到GDSII的轉(zhuǎn)化過程，步驟包括Floorplan，Place，CTS，Optimize，Route，ECO等，確保自己負(fù)責(zé)的模塊滿足時(shí)序還有物理制造的要求。同時(shí)，需要協(xié)同其他工程師，及時(shí)提供他們需要的文件，比如def, spef，網(wǎng)表等。是數(shù)字后端中最核心的工作。 布局布線對工具的依賴程度較強(qiáng)，而且工具操作相對來說較為復(fù)雜。業(yè)界較為常用的是cadence的Innovus軟件和Synopsys的ICC，掌握這兩大工具的使用需要花費(fèi)一定的時(shí)間。 靜態(tài)時(shí)序分析（STA） 靜態(tài)時(shí)序分析簡稱為STA，時(shí)序驗(yàn)證分析是數(shù)字后端中的重要一塊內(nèi)容，芯片需要滿足各種corner下面的setup,hold時(shí)序要求以及其他的transition, capacitance, noise等要求。STA需要制定整個(gè)芯片的sdc約束文件，選擇芯片需要signoff的corner以及全芯片的timing eco流程。是一份難度要求很高的工作。 靜態(tài)時(shí)序分析通常通常需要掌握Synopsys的primetime以及cadence的tempus兩大軟件的使用方法。 物理驗(yàn)證（PV） 物理驗(yàn)證也是tape out前的一項(xiàng)重要事項(xiàng)。如果物理驗(yàn)證有錯(cuò)，那芯片生產(chǎn)就會失敗。在布局布線工具中，軟件只能檢查到金屬層上的物理違反，而真正的物理驗(yàn)證需要檢查到器件底層（base layer）.因此，物理驗(yàn)證需要將金屬層和底層金屬合并到一起，進(jìn)行全芯片的drc檢查。同時(shí)，還需要做全芯片的LVS（版圖與原理圖一致性檢查），ERC（電氣規(guī)則檢查）。確保芯片沒有任何物理設(shè)計(jì)規(guī)則違反。 物理驗(yàn)證一般在mentor公司的calibre中進(jìn)行，是業(yè)界標(biāo)準(zhǔn)的物理驗(yàn)證工具。 功耗分析（PA） 功耗分析也是芯片signoff的重要一大塊，隨著現(xiàn)在芯片的規(guī)模越來越大，功耗在芯片的中的地位也越來越高。功耗分析的兩大任務(wù)是分析IR drop（電壓降）和EM（電遷移）。及時(shí)將結(jié)果反饋給布局布線任務(wù)組，讓他們及時(shí)修改后端設(shè)計(jì)圖，解決設(shè)計(jì)中潛在的問題。 一般功耗分析使用的工具有Ansys公司的redhawk，以及cadence公司的voltus和synopsys公司的ptpx。 2、主要打交道的人 數(shù)字后端工程師通常都是以一個(gè)項(xiàng)目組作為一個(gè)團(tuán)隊(duì)，前面說的這些任務(wù)都會分為不同的角色。通常，一個(gè)項(xiàng)目中會有一名頂層工程師，一名STA工程師，一名功耗分析工程師，一名物理驗(yàn)證工程師以及若干名模塊工程師，這些工程師需要相互合作，共同完成全芯片的RTL到GDSII的過程，同時(shí)確保沒有時(shí)序以及物理驗(yàn)證上的違例。 數(shù)字后端工程師還需要經(jīng)常與前端工程師打交道，確保網(wǎng)表的功能正確以及sdc的正確制定，及時(shí)將后仿文件交付給前端，讓前端工程師能盡快通過仿真發(fā)現(xiàn)潛在的設(shè)計(jì)問題。 DFT工程師也是我們經(jīng)常與要交流的，因?yàn)闇y試邏輯設(shè)計(jì)在現(xiàn)在的芯片中的比重越來越大，后端工程師需要與DFT工程師確認(rèn)好測試SDC的制定，掃描鏈scan chain的物理走向等任務(wù)。 3、需要掌握的技能和條件。 數(shù)字后端主要以軟件工具為主，主要掌握以下軟件（以cadence, synopsys,mentor公司為主） 布局布線：Innovus/Encounter, ICC2/ICC 綜合：DC， Genus 物理驗(yàn)證：Calibre 靜態(tài)時(shí)序分析： PrimeTime, Tempus 功耗分析： Redhawk, Voltus，PTPX 每種平臺需要你掌握的技能不大一樣，通常學(xué)會每種平臺下學(xué)會一種工具即可。一個(gè)初級工程師想全部掌握這些技能也很難，如果這些工具你都會使用，就變成老司機(jī)了。 由于數(shù)字后端工程師需要跑一些自動化的任務(wù)，所以掌握必要的腳本語言也是必須的，比如掌握下面知識就顯得比較重要： Verilog TCL Perl Python 所有的技術(shù)類崗位，主要看的兩點(diǎn)就是：專業(yè)技能（skills）和項(xiàng)目經(jīng)驗(yàn)（experience）。所以除了上面列的這些技能，你能實(shí)際做過一兩個(gè)項(xiàng)目，哪怕是一些小模塊的后端設(shè)計(jì)，也是很重要的，尤其是做項(xiàng)目過程中積攢的debug經(jīng)驗(yàn)。 如果你是在校學(xué)生，學(xué)校里實(shí)踐數(shù)字后端的機(jī)會較少，所以基本上你只要簡單懂一點(diǎn)流程以及時(shí)序方面的內(nèi)容，可能就可以找到數(shù)字后端工程師的職位了?，F(xiàn)在在校學(xué)生通過各種渠道（比如E課網(wǎng)），很多同學(xué)都掌握了上面的這些技能，甚至積累了一兩個(gè)項(xiàng)目經(jīng)驗(yàn)。會的人多了，招聘的要求也自然高一些了。 現(xiàn)階段，數(shù)字后端工程師主要還是以招聘研究生為主，本科生招的很少。不過好消息是對專業(yè)的要求并不是很苛刻，并非集成電路方向不可，只要你掌握了上面的這些技能，哪怕不相關(guān)專業(yè)，比如材料、物理、自動化、機(jī)械等專業(yè)，也是可以成功應(yīng)聘。 學(xué)歷本科的同學(xué)也不要?dú)怵H，有工作經(jīng)驗(yàn)的本科生，還是可以找到數(shù)字后端工程師的職位的，而且有很多成功的例子的。畢業(yè)學(xué)校一般的同學(xué)也不要?dú)怵H，985高校畢業(yè)，肯定是有優(yōu)勢的，但畢竟每年畢業(yè)生不多，在現(xiàn)在IC行業(yè)整體缺人的大背景下，依然會招收學(xué)校排名一般的學(xué)生的；當(dāng)然前提還是一樣，有專業(yè)技能（skills）和項(xiàng)目經(jīng)驗(yàn)（experience）。