ic前端設(shè)計(jì)前景: IC設(shè)計(jì)工程師是當(dāng)今最受人尊敬的金領(lǐng)職業(yè)之一，不但收入相當(dāng)豐厚，而且工作極富挑戰(zhàn)性和成就感。在全國就業(yè)形式比較嚴(yán)峻的今天，IC設(shè)計(jì)工程師就業(yè)卻是另一片天地，在北京、上海、深圳等地，IC設(shè)計(jì)人才都做為緊缺人才被列進(jìn)重點(diǎn)引進(jìn)人才目錄，具有經(jīng)驗(yàn)的設(shè)計(jì)人員更成為各IC公司高薪爭搶的對(duì)象，IC設(shè)計(jì)人才嚴(yán)重供不應(yīng)求。廣大在校學(xué)生和初入IC設(shè)計(jì)行業(yè)的工程師也因?yàn)槿狈?xiàng)目經(jīng)驗(yàn)和實(shí)踐環(huán)境，很難在這一領(lǐng)域獲得進(jìn)一步提升和發(fā)展，而IC設(shè)計(jì)公司也苦于找不到具有工作能力的設(shè)計(jì)人才。 具備知識(shí):EDA tools構(gòu)成的ASIC/SOC數(shù)字電路前端開發(fā)流程;Unix的基本文件目錄結(jié)構(gòu)、文件編譯器、常用命令，以及項(xiàng)目的database結(jié)構(gòu)和版本管理基礎(chǔ);verilog語法規(guī)范、語言與電路實(shí)現(xiàn)之關(guān)系，以及RTL仿真技術(shù)、RTL代碼編寫技巧、控制單元和數(shù)據(jù)通路單元的實(shí)現(xiàn)技巧、基于Verilog語言的測試編碼技巧，功能驗(yàn)證及Testbench搭建的技巧;綜合基礎(chǔ)、組合電路與時(shí)序電路、基于TCL的綜合流程、綜合策略、設(shè)計(jì)環(huán)境和設(shè)計(jì)約束的制定、綜合優(yōu)化的技巧、實(shí)現(xiàn)優(yōu)化結(jié)果的可綜合代碼編寫技術(shù)等;可測性設(shè)計(jì)技術(shù)、組合電路和時(shí)序電路的測試方法、基于TCL的DFT設(shè)計(jì)實(shí)現(xiàn)的基本流程;靜態(tài)時(shí)序分析、基于TCL技術(shù)的處理過程和常用的時(shí)序分析方法;基于Synopsys Formality 的一致性驗(yàn)證方法。