1. 快速學習的能力：作為一個通信汪，我就以通信設(shè)備方面來說吧！一方面，通信技術(shù)，標準，芯片更新的太快了，快到你根本來不及系統(tǒng)的了解它，只能通過特定的項目，需求進行了解；另一方面對于公司來說，需要做的硬件產(chǎn)品也是變化很快，客戶需要T1， E1， PDH， SDH，Ethernet， VoIP， Switch， Router， 沒有人是什么都懂的，都需要能夠結(jié)合客戶的需求，選擇的芯片方案進行詳細了解，尤其對于接口協(xié)議和電氣特性。假設(shè)你是做電源的，同理，你也需要對電源相關(guān)的知識和客戶的需求進行深入的理解和學習吧？2. 對協(xié)議和標準的理解：繼續(xù)用通信設(shè)備做代表。通信設(shè)備，顧名思義，就是用來實現(xiàn)多種通信協(xié)議（比如T1， E1， ，PDH， SDH/SONET， ATM， USB， VoIP， WiFi， Ethernet， TCP/IP，RS232等等常用協(xié)議）實現(xiàn)通信的設(shè)備，各種電路，PCB板，電源都是為了通信協(xié)議服務的。通信協(xié)議一般都是由芯片實現(xiàn)，要么是成熟的 ASIC，要么是自己開發(fā)的FPGA/CPLD，芯片工程師或者FPGA工程師比硬件工程師跟靠近通信協(xié)議，他們需要對于通信協(xié)議理解很透徹，實現(xiàn)各種邏輯上的狀態(tài)機以及滿足協(xié)議規(guī)定的電氣參數(shù)標準。按照OSI的七層模型，硬件工程師尤其需要專注于一層物理層和二層數(shù)據(jù)鏈路層的協(xié)議標準，以 Ethernet距離，物理層是由PHY/transceiver芯片完成，數(shù)據(jù)鏈路層是由MAC/switch 芯片完成，對于從事Ethernet相關(guān)開發(fā)的硬件工程師來說，需要對于PHY和Switch芯片理解透徹，從編碼方式，電氣參數(shù)，眼圖標準，模板，信號頻率到幀格式，轉(zhuǎn)發(fā)處理邏輯，VLAN等等。對于傳統(tǒng)PDH/SDH/SONET設(shè)備就更是如此，PDH/SDH/SONET是更硬件的設(shè)備，就是說主要協(xié)議都是通過ASIC實現(xiàn)的，軟件的功能主要是管理，配置，監(jiān)視，告警，性能，對于硬件工程師來說，必須要熟悉使用的相關(guān)協(xié)議和接口標準，尤其對于電氣規(guī)范，眼圖模板，這樣在設(shè)計驗證的時候才能胸有成竹。如果你做智能家居的，你對藍牙、WIFI、Zigbee的新標準應該要深入了解吧，各自的優(yōu)劣勢也應該了如指掌吧，最新的標準有啥提升和缺點也可以信手拈來，說不定這樣你就能做出符合消費者需求的全新產(chǎn)品呢！也指不定在跳槽的時候，因為你掌握了一個別人還沒有了解的技術(shù)，而獲得成功呢！3. 寫文檔的能力：誠如軟件設(shè)計一樣，好的軟件設(shè)計需要好的設(shè)計文檔，明確需求，實現(xiàn)什么功能，達到什么驗收標準，隨著芯片集成度的增加，接口速率的提高，單板復雜度的提高，硬件設(shè)計也越來越復雜以及對應熱穩(wěn)定性，可靠性，電磁兼容，環(huán)境保護的要求，已經(jīng)不是通過小米加步木。倉的游擊戰(zhàn)可以解決了，每一個硬件項目都是一場戰(zhàn)爭，都需要好好的規(guī)劃，好好的分析，這就需要好好做文檔。對于硬件工程師來說，最重要的文檔有兩個：一個是硬件設(shè)計規(guī)范（HDS ：hardware design specification）和硬件測試報告（一般叫EVT：Engineering Validation& Test report或者DVT：Design Validation & Test report），對于HDS的要求是內(nèi)容詳實，明確，主芯片的選擇/硬件初始化，CPU的選擇和初始化，接口芯片的選擇/初始化/管理，各芯片之間連接關(guān)系框圖（Block Diagram），DRAM類型/大小/速度，F(xiàn)LASH類型/大小/速度，片選，中斷，GPIO的定義，復位邏輯和拓撲圖，時鐘/晶振選擇/拓撲，RTC的使用，內(nèi)存映射（Memory map）關(guān)系， I2C器件選擇/拓撲，接口器件/線序定義，LED的大小/顏色/驅(qū)動，散熱片，風扇，JTAG，電源拓撲/時序/電路等等。對于DVT來說，要求很簡單也很復雜：板卡上有什么接口，芯片，主要器件，電路，就要測試什么，尤其在板卡正常工作的情況下的電源/電壓/紋波/時序，業(yè)務接口的眼圖/模板，內(nèi)部數(shù)據(jù)總線的信號完整性和時序（如MII， RGMII， XAUI， PCIe，PCM bus， Telecom Bus， SERDES， UART等等），CPU子系統(tǒng)（如時鐘，復位，SDRAM/DDR，F(xiàn)LASH接口）。好的硬件工程師無論是做的文檔還是報道都是令人一目了然，這個硬件系統(tǒng)需要用什么方案和電路，最后驗證測試的結(jié)果如何。內(nèi)容詳實，不遺漏各種接口/電路；簡單明了，不說廢話；圖文并茂，需要的時候一個時序圖，一個示波器抓圖就很能說明問題了。4. 儀表/軟件的使用能力：儀表包括電烙鐵，萬用表，示波器，邏輯分析儀，誤碼儀，傳輸分析儀，以太網(wǎng)測試儀Smartbits/IXIA，熱量計，衰減器，光功率計，射頻信號強度計等等；軟件包括Office（Outlook，Word， Excel， PowerPoint， Project， Visio），PDF，常用原理圖軟件Pads或者OrCAD，常用PCB軟件Pads或者Allegro，Allegro Viewer，電路仿真軟件PSPICE，信號仿真軟件HyperLynx等等。無論儀表還是軟件，在政治經(jīng)濟學里說都是生產(chǎn)工具，都是促進生產(chǎn)力提高的，作為硬件工程師來說，這些儀表和軟件就是手中的木。倉炮，硬件工程師很大一部分能力的體現(xiàn)都在與儀表和軟件的使用上，尤其對于原理圖軟件和示波器的使用，更是十分重要，原理圖軟件的使用是硬件設(shè)計的具體實現(xiàn)，通過一個個器件的擺放，一個個NET的連接，構(gòu)成了是十分復雜的硬件邏輯軟件，是整個硬件設(shè)計的核心工作，任何一個原理圖上的失誤和錯誤造成的損失都是巨大的，真是“如履薄冰，戰(zhàn)戰(zhàn)兢兢”。另外，原理圖軟件的使用還體現(xiàn)在原理圖的美觀上，好的設(shè)計，簡單明了，注釋明確，無論是誰，順著思路就能很快搞清楚設(shè)計意圖，需要特別注意之處，不好的設(shè)計，東一個器件，西一個器件，沒有邏輯，命名怪異，難以理解，日后維護起來相當麻煩；示波器在所有測試儀表之中，對于硬件工程師是最重要的，無論原理圖還是PCB都是設(shè)計工作，但是任何設(shè)計都需要仔細的驗證測試，尤其在信號方面，都需要大量的示波器工作，不會正確的使用示波器根本談不上正確的驗證，接地有沒有接好，測試點的選擇，觸發(fā)的選擇，延時的選擇，幅度、時間的選擇，都決定著測試的結(jié)果。如果錯誤的使用示波器必然帶來錯誤的測試結(jié)果，這種情況下，有可能本來是錯誤的設(shè)計被誤認為是正確的，帶來巨大的隱患；本來是正確的設(shè)計被誤認為是錯誤的，帶來大量的時間精力浪費。5. 電路設(shè)計的能力：隨著芯片集成度的提高，硬件設(shè)計似乎變簡單了。首先是邏輯連接，其次考慮信號完整性需要的串行電阻選擇和并行電容選擇，電源濾波，退耦。不過對于好的硬件工程師來說，簡單的邏輯連接（這個芯片的同樣總線的輸出接另一個芯片的輸入，等等），只是硬件設(shè)計的最基本技能，電路是芯片功能，通信協(xié)議和各種軟件的載體，沒有對電路的深入理解，根本談不上對硬件設(shè)計的深入理解，尤其對于芯片后面列的電氣性能參數(shù)或者離散器件各種參數(shù)的理解，胡亂亂接，可能在的總線上可以工作，但是現(xiàn)在工作電壓已經(jīng)降到1V了，什么概念，信號線上的噪聲都已經(jīng)大到可以使采樣出現(xiàn)誤判了，隨著信號速率的提高和工作電壓的降低，數(shù)字信號已經(jīng)越來越模擬化了，這就需要對于PCB的阻抗，容抗，感抗，離散器件（電阻，電容，電感，二極管，三極管，MOSFET，變壓器等），ASIC的接口電氣參數(shù)深入了解，這都需要對電路原理，模擬電路甚至電磁場理論深入學習，電路可以說是電磁場理論的子集，沒有電磁場理論的理解，根本談不上對于電容，電感，串擾，電磁輻射的理解。尤其對于電源電路設(shè)計上，現(xiàn)在芯片電壓多樣化，電壓越來越低，電流越來越大，運營商對于通信設(shè)備功耗的嚴格要求，散熱要求，對于電源設(shè)計的挑戰(zhàn)越來越大。可以說，對于一個硬件設(shè)計來說，40%的工作都是在于電源電路的原理圖/PCB設(shè)計和后期測試驗證，電源電路設(shè)計是硬件工程師電路能力的集中體現(xiàn)，各種被動器件、半導體器件、保護器件、DC/DC轉(zhuǎn)換典型拓撲，都有很多參數(shù)，公式需要考慮到，計算到。6. 溝通和全局控制的能力：硬件工程師在一個硬件項目中，一般處于Team leader的作用，要對這個硬件項目全權(quán)負責，需要協(xié)調(diào)好PCB工程師，結(jié)構(gòu)工程師，信號完整性工程師，電磁兼容工程師等各種資源，并與產(chǎn)品經(jīng)理，項目經(jīng)理，軟件工程師，生產(chǎn)工程師，采購工程師緊密配合，確保各個環(huán)節(jié)按部就班，需要對整個項目計劃了然于胸，各個子任務的發(fā)布時間，對于可能出現(xiàn)的技術(shù)難題和風險的估計，控制。對于外部來說，硬件工程師還要與芯片的分銷商，F(xiàn)AE處理好關(guān)系，爭取獲得更大的技術(shù)支持和幫助；與EMC實驗室，外部實驗室打好交道，獲得更靈活的測試時間和更多的整改意見。