通過硬件工程師面試，遇到的常見的問題：PCB的兩條走線過長平行走線會(huì)引起什么后果？從信號(hào)完整性方面來考慮，過長的走線耦合增強(qiáng)，串?dāng)_的本質(zhì)在于耦合，所以過長平行走線會(huì)引起串?dāng)_，可能會(huì)引起誤碼操作。常見的組合邏輯電路有哪些？加法器，數(shù)據(jù)選擇器，數(shù)據(jù)輸出器，編碼器，譯碼器，數(shù)值比較單元，算數(shù)邏輯單元。存儲(chǔ)器有哪些構(gòu)成？存儲(chǔ)陣列，地址譯碼器和輸出控制電路。鎖相環(huán)電路的基本構(gòu)成？分頻器、鑒頻鑒相器、環(huán)路濾波器、壓控振蕩器。RS232和RS485的主要區(qū)別？RS232是利用傳輸線與公共地之間的電壓差傳輸信號(hào)，RS485是利用傳輸線之間的電壓差作為傳輸信號(hào)，由于電壓差分對(duì)的存在，可以很好的抑制共模干擾，所以RS485傳輸更遠(yuǎn)。驅(qū)動(dòng)蜂鳴器的三極管工作在哪個(gè)區(qū)，若是做反相器呢？由于單片機(jī)等其他MCU IO輸出的電流比較小，大概在幾十個(gè)mA以下，所以為了驅(qū)動(dòng)需要電流較大的器件，需要額外的器件。驅(qū)動(dòng)蜂鳴器利用三極管，使其工作在放大區(qū)。利用三極管的飽和和截止特性，可以做反相器，作為開關(guān)使用。四層板信號(hào)分布是怎么樣的，才能使EMC降低？對(duì)于常用的4層板信號(hào)分布是，信號(hào)層–地層(電源層)—電源層(地層)—信號(hào)層。這樣設(shè)置的原則是（1）電源層和地層相鄰，可以耦合電源的噪聲，降低因電源抖動(dòng)對(duì)器件的影響。（2）頂層和底層都有相應(yīng)的參考層，可以良好的達(dá)到信號(hào)阻抗要求。（3）因兩個(gè)信號(hào)層都有參考層，所以都有各自的參考回流路徑，可以降低EMI。分析競(jìng)爭(zhēng)與冒險(xiǎn)如何產(chǎn)生的以及如何避免？信號(hào)經(jīng)過邏輯門電路都需要要一定的時(shí)間，不同的傳輸路徑上門電路數(shù)量不一樣或者門電路數(shù)量一樣，但每個(gè)門電路的延遲時(shí)間不一樣，使得與穩(wěn)態(tài)下得到的邏輯功能不一致，產(chǎn)生錯(cuò)誤的輸出。到達(dá)的時(shí)間不一致稱為競(jìng)爭(zhēng)，產(chǎn)生的毛刺稱為冒險(xiǎn)。解決辦法：1.增加選通電路；2.芯片外部添加電容；3.增加布爾式的消去項(xiàng)；傳輸線幾個(gè)重要的經(jīng)驗(yàn)公式？對(duì)于傳輸線上任何串聯(lián)連接都有電容參數(shù)，為了使其不產(chǎn)生對(duì)信號(hào)線變緩趨勢(shì)，需要滿足 C < 4 *RT。對(duì)于傳輸線上任何串聯(lián)連接都有電感參數(shù)，為了使其不產(chǎn)生尖峰信號(hào)，需要滿足 L < * Z0 *RT。AD電路中，濾波為什么采用磁珠濾波，而不是電感？良好的濾波電路對(duì)AD器件影響是較大，噪聲大，可能會(huì)引起誤碼操作。磁珠濾波是吸收噪聲，轉(zhuǎn)化成熱，電感濾波時(shí)反射噪聲，并沒有消除噪聲。解釋一下電感，磁珠和電容濾波原理？磁珠濾波是吸收噪聲磁珠的等效形式為電抗(電感) + 電阻，在低頻段，磁珠表現(xiàn)為感性，反射噪聲，在高頻段表現(xiàn)為阻性，吸收噪聲，并轉(zhuǎn)化成熱。所以選擇磁珠時(shí)需要考慮電路上的信號(hào)和噪聲所處的頻帶，盡量讓工作頻率高于磁珠的轉(zhuǎn)化頻率，處在阻性范圍。 對(duì)于磁珠的選擇需要考慮的方面：(1)考慮信號(hào)工作的頻帶范圍，好確定磁珠的選型，盡量讓其大于磁珠的轉(zhuǎn)換頻率；(2)直流電阻，選擇低Rdc，降低流過磁珠本身的損耗；(3)額定電流，選擇磁珠的額定電流盡量接近或者大于工作電流；(4)自諧振頻率，應(yīng)選擇自諧振頻率較高的磁珠，因?yàn)楣ぷ黝l率大于自諧振頻率時(shí)，會(huì)表現(xiàn)為電容特性，會(huì)迅速降低阻抗。電感濾波是反射噪聲，首先說一下電感的作用（1）通直流隔交流;（2）濾波；（3）阻礙電流的變化，維持電流的穩(wěn)定。因?yàn)殡姼斜旧硪灿幸欢ǖ淖杩梗栽诖箅娏髁鬟^時(shí)需要考慮電感上的壓降，還要注意組成的LC高通或者低通濾波器，不要使其諧振頻率工作在器件本身的工作頻帶范圍內(nèi)，否則會(huì)引起諧振，紋波變大。選擇電感時(shí)，其諧振頻率要高于工作頻率，當(dāng)?shù)陀谥C振頻率時(shí)，電感值保持穩(wěn)定，高于諧振頻率時(shí)，不過增加到一定程度后不再增加，頻率在增加電感表現(xiàn)為電容性，會(huì)隨頻率增高而迅速減小。電容濾波是反射噪聲，電容的等效模型為電感+電容+電阻的串聯(lián)，在諧振頻率之前，電容表現(xiàn)為電容特性，隨著頻率增加，阻抗變小，但是隨著頻率超過工作頻率，會(huì)使得電容轉(zhuǎn)化為電感特性，隨著頻率的增加阻抗變大。電容的作用（1）通交流隔直流;（2）濾波，高頻噪聲的泄放通道；（3）續(xù)流池，維持電壓的穩(wěn)定。電容有ESR和ESL特性，ESR表現(xiàn)為其內(nèi)部有一定的電阻特性。ESL與電容的封裝尺寸有關(guān)，F(xiàn) = （ESL * C）^（-1/2）。對(duì)于ESL特性，所以在選擇電容濾波的時(shí)候，盡量不要選擇同一封裝不同容值，或者同一容值不同封裝，這對(duì)于濾波會(huì)有一定的作用，但是不明顯，濾波效果較好的是不同容值不同封裝類型，可以基本上濾波各個(gè)頻段的噪聲。 對(duì)于電容的選擇一般是 陶瓷電容 高頻，鉭電容一般是中頻，電解電容一般是低頻。容值越大的鉭電容其ESR值越小。3W，20H什么意思？3W是相鄰走線中心距為標(biāo)準(zhǔn)線寬的3倍。H表示是電源層到底層的厚度，電源層相對(duì)于底層內(nèi)縮20H，以吸收電源平面的輻射。狀態(tài)機(jī)中的摩爾和米莉有什么區(qū)別？摩爾型狀態(tài)機(jī)只和狀態(tài)有關(guān)，米莉型不單單和當(dāng)前狀態(tài)有關(guān)，還和輸入有關(guān)。基爾霍夫電流定律和電壓定律？在集總電路中，對(duì)于任一結(jié)點(diǎn)，所有流出結(jié)點(diǎn)的支路電流代數(shù)和恒等于零。在集總電路中，對(duì)于任一回路，所有支路電壓代數(shù)和恒等于零。如何理解運(yùn)放的虛短和虛斷？虛短是本質(zhì)，虛斷是派生。當(dāng)然利用這兩個(gè)運(yùn)放的性質(zhì)，算是把運(yùn)放當(dāng)作理想運(yùn)放看待，不過實(shí)際中應(yīng)用兩個(gè)此性質(zhì)計(jì)算出來的結(jié)果也相差無幾。虛短是由于運(yùn)放的開環(huán)放大倍數(shù)往往很高，而運(yùn)放的輸出往往是有限的，這樣會(huì)導(dǎo)致輸入的兩個(gè)引腳間的電位差很小，近似于等電位。稱為虛短。虛斷是由于運(yùn)放的差模輸入電阻很高，流入的兩個(gè)輸入端的電流很小，近似于斷路，稱為虛斷。溫度對(duì)晶體管的影響？當(dāng)溫度升高時(shí)，對(duì)于輸入特性，即Vbe與Ib之間的特性，會(huì)使得輸入特性曲線左移。當(dāng)溫度升高時(shí)，對(duì)于輸出特性，即Vce與Ic之間的特性，會(huì)使得輸出特性曲線上移。PDN網(wǎng)絡(luò)最根本原則？當(dāng)溫要使得各個(gè)芯片的電壓穩(wěn)定，應(yīng)使得PDN阻抗低于目標(biāo)阻抗，PDN阻抗 ≤ 目標(biāo)阻抗 = Vdd * ripple % / Itransient = 2 * Vdd * Vdd ripple % / P 。運(yùn)放如何選擇，其中需要注意哪些參數(shù)？運(yùn)放選擇時(shí)需要注意以下幾個(gè)參數(shù)：共模抑制比（KCMR），帶寬，供電電壓，共模輸入范圍，輸入失調(diào)電壓（offset voltage），輸入失調(diào)電流（offset current），輸入偏置電流（bias current），壓擺率，溫漂。共模抑制比：放大差模信號(hào)的能力，抑制共模信號(hào)的能力，體現(xiàn)抵抗噪聲的能力。供電電壓：當(dāng)進(jìn)行小信號(hào)放大時(shí)，不能超過供電電壓的供電范圍，否則會(huì)產(chǎn)生信號(hào)的失真。共模輸入范圍：此參數(shù)絕對(duì)了輸入信號(hào)的范圍，一般共模輸入范圍在手冊(cè)中會(huì)有規(guī)定，比如VCC – ，-VCC + 等，若是超過此共模輸入范圍，也會(huì)使得信號(hào)失真。輸入失調(diào)電壓：在輸入電壓為0時(shí)，運(yùn)放本應(yīng)輸出電壓也為0V，但是由于運(yùn)放內(nèi)部不肯能絕對(duì)對(duì)稱，會(huì)有一定的電壓輸出，為了調(diào)節(jié)輸出為0時(shí)的電壓大小為失調(diào)電壓。一般失調(diào)電壓都在uV級(jí)別。輸入失調(diào)電流：在輸入電壓為0時(shí)，流入兩個(gè)輸入端電流的差值，這體現(xiàn)了運(yùn)放的輸入級(jí)差分管的不對(duì)稱性，希望此失調(diào)電流越小越好。輸入偏置電流：流入運(yùn)放兩輸入端的電流的均值 I = （Ibn + Ibp）/ 2。阻抗與哪些因素有關(guān)？阻抗與介質(zhì)厚度，線間距，線寬，銅厚，介電材料有關(guān)。其中與介質(zhì)厚度和線間距成正比，主要是因?yàn)橛伤矔r(shí)阻抗可知Z = 83 * （根號(hào)下 介電常數(shù)） /CL，由于電容的值與導(dǎo)線距參考平面的高度成反比，所以，當(dāng)導(dǎo)線距離參考平面比較近時(shí)，C變大，反之變小，所以Z的阻抗與介質(zhì)厚度成正比，若介質(zhì)厚度增大，則Z增大，反之亦然。經(jīng)驗(yàn)法則，厚度每增加1mil，特性阻抗減小2Ω。線間距主要是從自感和互感方面考慮，首先線間距越小，互感增強(qiáng)，自感減小，會(huì)導(dǎo)致回路電感減小，這也是差分信號(hào)為什么要挨近的原因。當(dāng)間距變小時(shí)整個(gè)回路的電感減小，根據(jù) 阻抗和電感與電容之間的關(guān)系， Z = 根號(hào)下(L/C),所以假設(shè)導(dǎo)線距離參考平面距離不變的情況下，Z是減小的。所以阻抗Z與線間距成正比。介電材料，介電材料本身其實(shí)不會(huì)影響阻抗，但是介電材料會(huì)影響電容特性，電容與介電材料成正比，所以阻抗Z與介電常數(shù)成反比。銅厚與電感參量有關(guān)，銅厚與厚，電感的值越小，Z = 根號(hào)下(L/C),所以假設(shè)導(dǎo)線距離參考平面距離不變的情況下，Z是減小的。所以阻抗Z與銅厚成反比。線寬與電感參量和電容量有關(guān)，線越寬，L減小，由于C的值與線寬成正比（也就是橫截面面積增大），Z = 根號(hào)下(L/C),所以假設(shè)導(dǎo)線距離參考平面距離不變的情況下，Z是減小的。所以阻抗Z與線寬成反比。幾個(gè)重要性質(zhì)，電感L與線間距，半徑成反比，與導(dǎo)線長度成正比。電容與介電常數(shù)，線寬成正比，與介質(zhì)厚度成反比。電感L的公式可以參看相關(guān)的資料。C = 介電常數(shù) * A / H。其中A為橫截面積，H為介質(zhì)厚度。R = ρ/A，其中電阻與線寬是成反比，所以大面積鋪銅也是基于這個(gè)道理，使得回路阻抗盡可能小，減小地彈和壓降。傳輸線阻抗為什么是50Ω？對(duì)于傳輸線，若是半徑選的太大，根據(jù)特性阻抗與L，R，C的關(guān)系，L會(huì)減小，C會(huì)增大，會(huì)導(dǎo)致特性阻抗變低，導(dǎo)致信號(hào)的衰減很大，權(quán)衡利弊，選50Ω時(shí)信號(hào)的衰減比較小。對(duì)于邏輯門電路的扇出數(shù)如何確定首先要確定兩個(gè)參數(shù)，第一個(gè)是噪聲容限，驅(qū)動(dòng)門的高電平門限必須高于扇出門的高電平，驅(qū)動(dòng)門的低電平門限必須小于扇出門的低電平。再者需要考慮拉電流和灌電流， 由拉電流參數(shù)確定 驅(qū)動(dòng)門數(shù)為 N = IOH / IIH，由灌電流參數(shù)確定 驅(qū)動(dòng)門數(shù)為 N = IOL / IIL，兩者取最小者為最大扇出數(shù)。